CON. US 5, 338, 963

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-7089

(43)公開日 平成7年(1995)1月10日


(51) Int.Cl. ⁶ H 0 1 L 21/824	識別記号 4	庁内整理番号	FΙ			技術	予表示箇所
27/11 G11C 11/41		7210-4M	H01L G11C 審査請	11/ 40		D FD (:	全 7 頁)
(21)出願番号	特願平 6-49989		(71) 出願人		 531 ーナショナル・	ビジネス・	マシーン
(22)出顧日	平成6年(1994)2	月24日			ーポレイション ERNATIO	NAL B	BUSIN
(31)優先権主張番号 (32)優先日 (33)優先権主張国	08/043,0 1993年4月5日 米国(US)		RAT アメリ:	MASCHI ION カ合衆国10504、 ンク (番地な	ニューヨ・		
			(72) 発明者	アメリ ホー プルッ	ユアン ワン カ合衆国 1253 プウェル ジャ ク ブルバード	ンクション 28	
			(74)代理人	弁理士 合田 潔 (外3名) 最終頁に続く			

(54) 【発明の名称】 記憶セル

(57)【要約】

【目的】ソフトエラーに対して免疫性を有するCMOSスタチック・ラム・セルを提供する。

【構成】 記憶セルのソフトエラーに対する免疫性が、蓄電ノードを少くとも2つの部分に分割し、これらの部分を憶セルのトランジスタが形成される基板の導電型と反対の導電型の井戸のような隔離構造の反対側に配置することによって大幅に増加する。従って、電荷がエネルギ・アルファ粒子のような電離性放射による衝突によって産まれるとき、隔離構造は、電荷の集積を蓄電ノードの1つの部分に限定し、臨界量の電荷が集積できず、統計的に無視できる場合の数のレベルへ電荷集積効率を減らす。この機構を有する記憶セルのレイアウトは、ワード線アクセス・トランジスタ及びビット線を含む追加ボートの形成のために、簡略化したトポロジを提供できる利点がある。



【特許請求の範囲】

【請求項1】 第1の導電型の半導体基板と、

上記基板に形成された第2の導電型の井戸と、

各交差結合インバータの少なくとも2つのトランジスタのそれぞれの部分から構成される蓄電ノードを有する2つの交差結合インバータと、

から構成され、上記第2の導電型の上記井戸の部分が、 上記少くとも2つのトランジスタの上記それぞれの部分 の間に位置している記憶セル。

【請求項2】 上記トランジスタが、電界効果トランジ 10 スタである請求項1 に記載の記憶セル。

【請求項3】 上記トランジスタが、相補形電界効果トランジスタである請求項1 に記載の記憶セル。

【請求項4】 少くとも1つの上記交差結合インバータが、上記第2の導電型の上記井戸に位置するトランジスタを含む請求項3に記載の記憶セル。

【請求項5】 ビット線及び上記蓄電ノードと該ビット 線の間に接続されたワード線アクセス・トランジスタを 含む請求項1に記載の記憶セル。

【請求項6】 更に、少くとも2つのビット線及び少く 20 とも2つのワード線アクセス・トランジスタを含み、上記各ワード線アクセス・トランジスタが、上記蓄電ノードと上記少くとも2つのビット線の1つの間に接続されている請求項1に記載の記憶セル。

【請求項7】 更に、ビット線及び上記蓄電ノードと上記ビット線の間に接続されたワード線アクセス・トランジスタを含む請求項4に記載の記憶セル。

【請求項8】 更に、少くとも2つのビット線及び少くとも2つのワード線アクセス・トランジスタを含み、上記ワード線アクセス・トランジスタが、上記蓄電ノードと上記少くとも2つのビット線の1つの間に接続されていている請求項4に記載の記憶セル。

【請求項9】 少くとも2つの空間的に隔てられた空乏 領域によって形成された蓄電ノードと、

少なくとも2つの上記空間的に隔てられた空乏領域の間に位置し、上記少くとも2つの空間的に隔てられた空乏領域の第1の近傍で電離性放射によって産まれた電荷の集積を、上記少なくとも2つの空間的に隔てられた空乏領域の第2で減らすための手段と、

を備えた記憶セル。

【請求項10】 上記少くとも2つの空間的に隔てられた空乏領域が、第1の導電型の基板に形成される請求項9に記載の記憶セル。

【請求項11】 上記電荷の集積を減らすための手段が、第2の導電型の井戸である請求項10に記載の記憶セル

【請求項12】 上記半導体基板が、P形半導体基板である請求項1に記載の記憶セル。

【請求項13】 上記2つの交差結合増幅器が、相補形 金属酸化物半導体を含む請求項1に記載の記憶セル。 【請求項14】 一対の交差結合されたトランジスタ・インバータを含み、第1の導電型の基板の表面で形成され、少くとも1つの上記交差結合インバータの少くとも

2つのトランジスタが、上記基板の表面で形成されていて、蓄電ノードに接続し、隔離構造が上記基板の上記表面の部分に配置され、上記少くとも2つのトランジスタの間に延びている記憶セル。

【請求項 15】 上記隔離構造が、第2の導電型半導体 材料の井戸を含む記請求項 14 に記載の記憶セル。

【請求項16】 更に、上記第2の導電型の上記井戸に 形成された少くとも1つの上記交差結合インバータのト ランジスタを含む記請求項15に記載の記憶セル。

【請求項17】 更に、上記少くとも2つのトランジスタの1つに隣接し、上記第2の導電型の上記井戸の概ね反対側に置かれた第1のワード線アクセス・トランジスタを含む記請求項14に記載の記憶セル。

【請求項18】 更に、上記少くとも2つのトランジスタの他の1つに隣接し、上記第2の導電型の上記井戸の概ね反対側に置かれた第2のワード線アクセス・トランジスタを含む記請求項17に記載の記憶セル。

【請求項19】 更に、上記少くとも2つのトランジスタの1つに隣接し、上記第2の導電型の上記井戸の概ね反対側に置かれた第1のワード線アクセス・トランジスタを含む記請求項15に記載の記憶セル。

【請求項20】 更に、上記少くとも2つのトランジスタの他の1つに隣接し、上記第2の導電型の上記井戸の概ね反対側に置かれた第2のワード線アクセス・トランジスタを含む記請求項19に記載の記憶セル。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般にスタティック記憶装置のセルの構造に関連し、特に、周囲に存在するエネルギ粒子の衝突のために蓄積電荷が放電することによって一般的に起こるいわゆるソフトエラーに対して事実上免疫となるスタティック・メモリ・デバイスのセルに対する構造に関連する。

[0002]

【従来の技術】従来の技術のメモリ構造におけるデータ及び命令の記憶は、実質的に如何なるデータ処理装置のアプリケーションにも必要である。この理由のために、高性能メモリ構造の開発は、データ処理回路及び特に集積マイクロプロセサの発達をもたらした。従って、マイクロプロセサの集積密度及び処理能力が増大したので、同じ特性が、メモリの速度の向上と同様1チップ中のビット数を増大させるために、メモリ構造においても追求されてきた。メモリ構造は、多くの場合2グループに分類されると考えられている。ダイナミック・メモリは、セル・サイズの縮小に対して大きな潜在性を持っており、それ故、1チップ当たりの最大の記憶量を提供できる可

2

る。

能性を有する。

電荷の蓄積を起こす。

【0003】同様に、消費電力は、比較的に低い。一 方、記憶メカニズムは、殆ど全く容量的であり、ある程 度のリークが、如何なる記憶構造においても不可避であ るので、記憶データを表わす蓄積電荷を、定期的にリフ レッシュしなければならない。記憶データを周期的にリ フレッシュするというこの必要条件のために、ダイナミ ック・メモリを読むことができない時間が生ずる。従っ て、平均サイクル・タイムを増大させ、実質的にメモリ の応答速度を減少させる。更に、ダイナミック・メモリ 10 半導体デバイスに形成する追加の層叉は更に多くの処理 を読むためのメカニズムが、本質的に蓄積電荷の使用を 必要とし、メモリに対して適当な論理電圧出力を確立す るセンス増幅器において電荷アンバランスを起こす。 【0004】しかし、この動作は、蓄積電荷がセルに書 き直されることを必要とし、更に最小読取りアクセス時 間を増やしている。もっとも高いメモリ読取りアクセス 速度は、スタティック・ランダム・アクセス・メモリ (SRAM) によって成し遂げられる。このようなスタ ティック・メモリにおいて、データは能動回路で構成さ れる双安定ラッチに記憶される。従って、読み取り後に 20 電荷を復元するためのリフレッシュ叉はその他の動作に 関して、時間は必要ない。SRAMが蓄積電荷に依存し ていると一般に考えられていないけれども、(正常動作 において、読み取り叉はリークによって消失する電荷 は、絶えず能動双安定回路の動作によって連続的に置き 換えられるので)、電界効果トランジスタによって、実 施されたとき、種々のノード上に存在する電圧は、電界 効果トランジスタ部分の中叉は周辺の空乏領域において

【0005】α粒子のような周囲からのエネルギ粒子 が、このような空乏領域によって囲まれた電極をたたく と、電子とホールが、半導体材料の基体内で生成され、 空乏領域の境界に沿って集まる。エネルギ粒子が電極を たたくと(例えば電荷を空乏領域に保持するN形トラン ジスタ) 電極上の空乏領域のサイズ及び電極の電圧 は、電荷の動揺によって減らされる。同様に、エネルギ 粒子が低電圧でP形トランジスタの電極をたたくと、電 荷の動揺によって電圧が増大する。従って、電荷の動揺 が十分に大きいと、記憶ロジック状態は逆にされる。 【0006】この誤動作がハードウェアの欠陥のためで 40 目的は、これらの特性を持たない従来のSRAMセルに はなく、セルはその後正常に働くので、これは一般に 「ソフトエラー」と呼ばれる(書き直されるまで、誤っ たデータを含んでいるかもしれないけれども)。ソフト エラーは、低い電圧での待機動作で増大する。それ故、 SRAM記憶セルのパフォーマンス・パラメータは、十 分に大きな電圧外乱を起こすことによって、ラッチの論 理状態の反転を起こす電荷量である臨界電荷Qcであ る。あいにく、高い集積密度や低動作電圧を有するSR AMセルの小型化及び低動作電圧(3.3V部品への移 行) はまた、セルの安定動作に対するQcの値を減ず

【0007】それ故に、SRAMはソフトエラーにます ます弱くなった。それ故に、近年多くの試みがこのソフ トエラーに対する弱点を減らすためになされてきた。し かし多くの場合、これらソフトエラーの発生率を減らす 努力は、しばしばチップ上の追加の空間を占め、実際的 集積化の潜在的度合を減らす追加の電子エレメント(追 加のトランジスタやリフレッシュ構成叉は冗長な記憶) を必要とする。更に、このような追加のエレメントは、 ステップを必要とし、コストと複雑さを増加し、一般に 製造歩留りを減らす。

【0008】それ故、特に満足にソフトエラーを減らす という問題に対する解決策は見つかっていない。最近重 要になったSRAMSのもう1つの機構は、各セルに対 する複数ポートの提供である。すなわち、2つ以上の独 立に動作するビット線をもつ各セルの結合である。アク セスされるワード線上の多くの対応するセルを、同時に 或いは少くとも同じメモリサイクル内で読むことができ るので、このような機構は、アクセスの速度を効果的に 増加することができる(アクセスされるアドレスがワー ド線及びビット線アドレスの組合せであるので)。しか し、既知の記憶セル構造において、デバイスに追加の絶 縁体、半導体及び導体層を必要とするので、ビット線を 形成している導体と協働するビット線アクセス・トラン ジスタのトポロジ及び双安定回路への結合が複雑にな

【0009】それ故、1つのセルに2つ以上のボートを 持つメモリは、大部分非現実的であり、各セルに対する 2番目のボートでさえも、不釣合にコストを増加し、製 造歩留りを減少させる。

【発明が解決しようとする課題】従って、ソフトエラー に対して著しく改善された免疫性を有し、極めて低いソ フトエラー率を示す記憶セル構造を提供することが、本 発明の目的である。製造ステップを僅かしか或いは全く 増加させないで、高い歩留りで作ることができる簡略化 したトポロジを有する2ポート記憶セル構造を提供する ことが、本発明のもう1つの目的である。更に本発明の 比べて大きなチップの空間を必要としないで、ソフトエ ラーに対して非常に高い免疫を有し、少くとも2ポート で容易に形成することができる高性能SRAMセルを提 供することである。

[0011]

【課題を解決するための手段】本発明の上述の目的を成 し遂げるために、1つの記憶セルが、それぞれが蓄電ノ ードを有する第1の導電型の半導体基板、基板に形成さ れた第2の導電型の井戸及び2つの交差結合インバータ 50 と共に提供されている。蓄電ノードは、各交差結合され

たインバータの少くとも2つのトランジスタの各部分か ら構成され、第2の導電型の井戸の部分は、少くとも2 つのトランジスタの各部分の間に位置している。本発明 の別の局面によれば、記憶セルは、少くとも2つの空間 的に陽てられた空乏領域によって形成された蓄電ノード と共に提供され、隔離構造は、少くとも2つの空間的に 隔てられた第1の空乏領域と、少くとも2つの空間的に 隔てられた第2の空乏領域の近傍において電離性放射(i onizing radiation)によって産まれた電荷の集積を減ら すために、少なくとも2つの空間的に隔てられた空乏領 10 だけが、常時いわゆる臨界ノードである。臨界ノード 域の間に配置されている。

【0012】本発明の更に別の局面によれば、記憶セル は、第1の導電型の基板の表面に形成された交差結合の トランジスタ・インバータと共に提供され、少くとも1 つの上記交差結合インバータの少くとも2つのトランジ スタが、上記基板の表面で形成され、上記記憶セルの蓄 電ノードに接続し、隔離構造は、基板の表面の部分に配 置され、少くとも2つのトランジスタの間に延びてい る。

[0013]

【実施例】図面、特に図1を参照すると、CMOS技術 において実施された記憶セル10が示されている。との 記憶セル構成は、本発明が改良を提供するタイプの典型 的セルを表わすけれども、「関連した技術」と見出しを つけられた図1、図2及び図6が特に本発明に関する従 来技術であると認められていないことを理解されたい。 CMOS技術によれば、セル10においてエレメントの 数を最少にするために、P形及びN形トランジスタが、 一対の交差結合された増幅器叉はインバータにおいて提 供されている。単一チップ上のMOSトランジスタの異 30 なるタイプ(N形、P形)の形成が、異なった導電型の 基板を必要とするので、P形MOSトランジスタは、い わゆるN形井戸20に位置している。

【0014】それ故、異なった導電型の基板は、基板と 反対の不純物タイプを有する井戸を基板内に形成すると とによって効果的に提供される。本発明に関して、最も 一般的なP形基板におけるN形井戸について説明するけ れども、導電型は、本発明の基本原則を変えることなく 逆にできる。従来技術においてよく知られているよう に、論理レベル電圧が、P形及びN形トランジスタのゲ 40 ート電極に共通に適用され、1つのトランジスタをオン にしようとし、他のトランジスタをオフにしようとす る。従って、記憶セルは、交差結合のブッシュブル増幅 器として動作し、交差結合は、それぞれ出力ノード1 2、14及び入力ノード16、18の間に提供される。 【0015】更に、記憶セルを構成する双安定ラッチに 対するワード線アクセス・トランジスタ及びビット線に よって、セルが選択的にアドレスされる。メモリ回路及 びその中のセルは、また、書込み動作叉は読取り動作の

機動作モードを提供するために、更に周辺構造を含んで もよい。このような周辺構造は、従来技術で既知であ り、本発明をより明確にするため示されてなく、本発明 の原理の理解にとって或いは、発明の実施を容易にする ために重要でない。しかし、低電圧動作がまた、記憶セ ルの臨界ノードでの電荷の量を減らし、ソフトエラーに 対する記憶セルの感度を増加するということを念頭に置 く必要がある。

【0016】動作中は、ノード12及び14の中の1つ は、ラッチのN形トランジスタ部分及びワード線アクセ ス・トランジスタNA及びNBを形成するトランジスタ N1及びN2のソース及びドレイン領域を含む高論理電 圧をもつノードである拡散/基板境界を通過する電離性 放射によって生成された自由電子及びホール(エネルギ ・アルファ粒子等)は、ノードに集まる。電荷の集積 は、ノード電圧を減らし、臨界電荷(Qc)を越えると ソフトエラーを起こす。図1のような記憶セルの脆弱さ は、典型的及びある程度理想化された、図2に示された 記憶セルのレイアウトから容易に理解できる。N形及び P形トランジスタの位置を逆にした変形が、図5に図示 された本発明のレイアウトとの比較を容易にするために 図6に示されている。

【0017】同じ参照文字及び数字が、図1、図2及び 図6の全てに対して、可能な限り使われている。図2及 び図6において、P形ラッチ・トランジスタP1及びP 2は、例えば、P形基板に形成されたN形井戸20に形 成されている。N形ラッチ・トランジスタN1及びN2 は、それに隣接して形成されている。N形ワード線アク セス・トランジスタNA及びNBは、ゲートが比較的直 線構成を有するワード線WLによって形成できるよう に、トランジスタN1及びN2に隣接して形成されるの が望ましい。図2及び図6から、パフォーマンス及びセ ルの安定性の理由で、N形ラッチ・トランジスタの領域 が、P形ラッチ・トランジスターの領域のおよそ2倍で あることに留意する必要がある(例えば、セルがビット 線によって与えられたかなりの容量に読み込まれると き、セルの状態変化を防止するため)。

【OO18】従って、N形ラッチ・トランジスタ及びワ ード線アクセス・トランジスタは、エネルギ粒子の比較 的大きな「標的」を形成する。図3及び図4を参照し て、本発明による記憶セル100の回路及び動作を説明 する。本質的に、本発明は、臨界ノード(図2の12叉 は14)を2つの部分(12'、12"或いは14' 14")に分割し、2つの部分をP形ラッチ・トランジ スタが形成されるN形井戸の反対側に置くことによっ て、免疫性を実現する。これは、ラッチの交差結合され た増幅器のそれぞれに対して、別々の並列接続されたN 形ラッチ・トランジスタN1′、N1″及びN2′、N 実行中以外の時間における低電圧及び低消費電力での待 50 2"(これらは、図2の記憶セルのトランジスタN1及 びN2と比較して小さなサイズで良い)を形成すること によって行われる。

【0019】これらのトランジスタは隔てられているので、望ましくはVccに接続してトランジスタP1及びP2の各々の伝導端子に電源電圧を提供するN形井戸の反対側に位置することができる。従って、N形井戸の反対側に衝突するエネルギ粒子によって生成された電子叉はホールを、N形井戸の反対側の空乏領域に影響を及ぼすことから防いでいる。もっと具体的にいえば、図4に示すように、トランジスターN1"及びN2"の部分が、基板40に形成されるように描かれ、図3の系統図の残りの部分は、系統図の形で示されている。ノード12"、12"を臨界ノードであると仮定すると、空乏領域42は、ノード12"に対応する不純物を添加された領域48を囲む基板に存在する。

【0020】類似した空乏領域44は、ノード12'(及びトランジスタN1')に対応する不純物を添加された領域46を囲んでいる。空乏領域は、また、ノード14'及び14"(それぞれトランジスタN2'及びN2")に対応する不純物を添加された領域56及び58のまわりに存在する。しかし、これらは臨界ノードではなく、集められた電荷は、セルの蓄電状態を補強する。今仮に、エネルギ粒子が空乏領域42(これは本質的に寄生的コンデンサ)の近傍に電子及びホールの生成を起こしたと仮定すると、蓄積電荷の放電が起こり、その結果空乏領域42が42'で描いた縮小されたサイズとなる。

【0021】電極46がノード12 及び12 を接続する低抵抗経路によって電極48に接続されているので、電圧は下がるけれども、空乏領域44に蓄積された30電荷は、Vccに保持されたN井戸20が挿入されおり、電子が空乏領域44に到達することを妨げるために、生成された電子及びホールによって影響を受けない。しかし、集められる電荷の量は、ノード12 及び12 の各々における小規模の拡散のために減少する。空乏領域42が、図2及び図6のセル設計の単一空乏領域のおよそ半分の領域を有するので、電荷の集積は、かなり少ない。ソフトエラーの発生率は、集積電荷量がセル状態を反転するのに必要な臨界電荷を越える確率に比例する。40

【0022】従って、たとえ電荷集積効率の小さな減少でも、電荷の集積レベルが、臨界電荷以下に減らされるので、ソフトエラーの発生率を大きく減少させることができる。本発明の場合、電荷集積効率は、統計的に無視できる確率であるエネルギ粒子が空乏領域42及び44の両方をたたくように配列された場合以外の全ての条件に対して、事実上減らされる。本発明による記憶セルをある程度理想化した典型的レイアウトを示す図5から、本発明のその他の長所が容易に理解されるであろう。第1に、トランジスタの領域N1、N1、N2、及

びN2"は、図2のトランジスタN1及びN2と比較すると、それぞれ半分に減らされる。従って、各トランジスタは、図2の記憶セルにおいて、エネルギ粒子によっ

て影響を受ける見込みの僅か半分である。

100に対する第2のボートを提供する。

【0023】更に、図2叉は図6と比べて、ランジスタによって占められる追加の空間はなく、記憶セルのサイズに関する唯一必要な増加は、基板上の構造の間に分離が必要であることである。簡単に図3を振り返って、第2のワード線アクセス・トランジスタNA2及びNB2が、ワード線アクセス・トランジスタNA1及びNB1に加えて提供されており、選択的に各交差結合増幅器の出力ノードをビット線BL1a及びBL1bに対してと同じ選択的結合方法で、ビット線BL2a及びBL2bに接続している。この選択的に並列の接続は、記憶セル

【0024】図5に示すように、本発明による記憶セルのレイアウトは、臨界ノードの分割によって、ワード線WL2によって制御されたトランジスタNA2及びNB2を含む第2のポートの追加に関して、便利な場所を提供する。この第2のポートは、対称的に配置(トランジスタと筋交いに、一般に井戸の反対側の位置で、交差結合増幅器の1つのトランジスタに隣接して)され、同じ層に、第1ポートと同時に形成することができる。従って、もしあっても非常に僅かなアレイ・セル領域の増加が必要なだけで、必要な処理ステップの数を限定できる。実際問題として、記憶セルのサイズ(処理ステップ数ではない)が増加し、これは、図2及び図6の記憶セルと比較して約25%(例えば28平方ミクロンから35、3平方ミクロン)だけである。

【0025】このサイズに関するペナルティでさえも、 N形井戸側での隔離溝のような追加の隔離構造の形成に よって、減らすことができ、NMOS及びPMOSトラ ンジスタの間の間隔の縮小を可能にする。別の方法で、 PMOSトランジスタをどこかほかの場所の置くことが できると仮定すると、臨界ノード部分の間の隔離は、N 形井戸ではなく隔離溝によって提供することができる。 前述のことを考慮すると、チップ空間及び製造の複雑さ におけるコストを実質的に払わないで、本発明がソフト エラーに対する大いに改善された免疫性を有する記憶セ ル構造を提供することが分かる。記憶セルの臨界ノード を形成するトランジスタの反対の導電型の井戸による分 割及び分離は、電離性放射を、電荷の臨界量Qcが集ま る確率が無視できるレベルに減少するようにさせると き、拡散領域における電荷集積効率の実質的縮小を達成 する。

の両方をたたくように配列された場合以外の全ての条件 【0026】本発明による記憶セルのレイアウトは、製に対して、事実上減らされる。本発明による記憶セルを 造ステップの複雑さを増したり又は層を追加したりしな ある程度理想化した典型的レイアウトを示す図5から、 いで、単一ポートの記憶セルに比べて、わずかなチップ 本発明のその他の長所が容易に理解されるであろう。第 空間の増加を必要とするだけで、第2のポートを提供で 1に、トランジスタの領域N1'、N1"、N2'、及 50 きる利点がある。本発明に関して、1つの望ましい具体

9

化の観点から説明したけれども、当業者は、本発明が発明の精神と特許請求の範囲内で修正して実践できることが分かるであろう。

[0027]


【発明の効果】本発明によって、ソフトエラーに対して著しく改善された免疫性有し、極めて低いソフトエラー率を示す記憶セル構造を提供することができ、また製造ステップを僅かしか或いは全く増加させないで、高い歩留りで作ることができる簡略化したトポロジを有する2ポート記憶セル構造を提供することができる。更に本発10明は、これらの特性を持たない従来のSRAMセルに比べて大きなチップの空間を必要とないで、ソフトエラーに対して非常に高い免除を有し、少くとも2ポートで容易に形成することができる高性能SRAMセルを提供することができる。

【図面の簡単な説明】

【図1】本発明が改良を加える記憶セルの概略図であ *

【図1】

翼連技術



* る。

【図2】図 1 の記憶セルの典型的レイアウトの図である。

10

【図3】本発明による記憶セルの概略図である。

【図4】本発明による記憶セルの部分の概要と構造を示す複合図であり、ソフトエラー及び本発明によって提供される免疫性を理解するのに役に立つ。

【図5】図3に示された本発明の記憶セルの典型的レイアウトの図である。

【図6】図1の記憶セルのレイアウトの変形であり、図 5に示された本発明のレイアウトとの比較に特に役立 つ。

【符号の説明】


20 N形井戸


40 基板

42.44 空乏領域

100 本発明の記憶セル

【図2】





フロントページの続き

(72)発明者 ウィリアム アラン クラーセン アメリカ合衆国 05489 バーモント州 アンダーヒル ビーバーヒル アールアー ル1 ボックス6860